

AK2510

ハンズフリー用 Voice Switch LSI


特長

- 3.3V,5.0V動作
- PCMインターフェース: PCMモード(SF/LFは自動判定), 16bitリニアモード, AK130 B1/B2モード
- A/ μ -Law切り替え可能
- BCLK: 512kHz、2.048MHz対応
- CPUシリアルインターフェース
- 外部回路不要
- 低消費電力
- 16pin TSSOPパッケージ : AK2510VT

機能概要

- ・ PCMデータバス上に入れるだけで、簡単にVoice Switch機能を付加することができます。
- ・ AK2510は弊社電話機用多機能CODEC (AK2307/LV, AK2308LV) と簡単に接続できます。
- ・ 弊社トランシーバーであるAK130と簡単に接続する事ができます。
- ・ AK2510は送話、受話の音声データから内部状態を自動的に切り替え、通話者に違和感を感じさせることのない、ハンズフリー機能を実現します。
- ・ バックグラウンドノイズレベルを自動的に検知します。
- ・ CPUインターフェースからレジスタにアクセス出来ますので、外部回路の調整無しにVoice Switchパラメーターを簡単に、システムにあわせたセッティングに変えることができます。


ブロック図



ブロック説明

構成回路	機能
1)PCM I/F部	PCMによるインターフェースを実現します。 G.711 G.712準拠のPCMデータに対応しています。
2) CPU I/F部	受信、送信部の各種パスの切り替え、ボリューム等をシリアルのインターフェースを介して外部CPUからの書き込み、読み出しが出来ます。
3) 送信パス部	送話音量調整の為-16~+15dBのデジタルボリュームを備えています。
4) 受信パス部	受話音量調整の為-16~+15dBのデジタルボリュームを備えています。
5)Voice Switch部	ハンズフリー機能を実現します。


Voice Switch コアブロック図



ブロック説明

構成回路	機能
CONTROLLER	送受話音声から、TX/RX_ATTの状態を決定します。
RX_ATT	受話側に挿入されるアッテネーターです。
TX_ATT	送話側に挿入されるアッテネーターです。
NLD	ノイズレベルを感知し、自動的にパラメーターの補正を行います。
CPU I/F	Voice Switch のパラメーターを設定する為のレジスタにアクセス出来ます。
RST	内部レジスタを初期化します。

動作概略



- TX (送話) 音声がある場合は、TX_ATTを0dBに遷移させ、RX_ATTのゲインを落とします。
- RX (受話) 音声がある場合は、RX_ATTを0dBに遷移させ、TX_ATTのゲインを落とします。

ピン配置

BCLK	1	16	RST
FS	2	15	TEST1
RIN	3	14	CSN
TIN	4	13	SCLK
ROUT	5	12	TEST2
TOUT	6	11	DATA
VDD	7	10	TXON
VSS	8	9	RXON

ピン属性及び入出力条件

・タイプの詳細

- IN : インプット
- OUT : アウトプット
- I/O : インプット/トライステートアウトプット
- TOUT : トライステートアウトプット
- PWR : 電源・グラウンド

ピン番号	ピン名称	タイプ	端子機能	最大容量負荷
11	DATA	I/O	・内部状態出力／外部データ入力端子	50pF
13	SCLK	IN	・シフトクロック入力端子	
14	CSN	IN	・内部状態設定用チップセレクト端子	
4	TIN	IN	・PCM符号入力端子（FSに同期した入力。）	
6	TOUT	TOUT	・PCM符号出力端子（FSに同期した出力。送信データが存在する期間以外は、ハイインピーダンスとなります。）	50pF
3	RIN	IN	・PCM符号入力端子（FSに同期した入力。）	
5	ROUT	TOUT	・PCM符号出力端子（FSに同期した出力。受信データが存在する期間以外は、ハイインピーダンスとなります。）	50pF
1	BCLK	IN	・PCM data搬送クロック入力端子	
2	FS	IN	・PCMデータ入出力タイミング制御信号入力端子。（BCLKと同期した8kHzの信号入力。常時入力してください。）	
10	TXON	OUT	・内部状態モニタ端子	50pF
9	RXON	OUT	・内部状態モニタ端子	50pF
16	RST	IN	・リセット端子（L入力時リセット。）	
15	TEST1	IN	・テスト端子（L固定）	
12	TEST2	IN	・テスト端子（L固定）	
8	VSS	PWR	・電源端子：0V	
7	VDD	PWR	・電源端子：5.0V/3.3V	

レジスタマップ

Add (Hex)	D7	D6	D5	D4	D3	D2	D1	D0	Function	
0	-	-	-	TX Digital Volume					Transmit volume control	
1	-	-	-	RX Digital Volume					Receive volume control	
2									Voice detect parameter	
3	Total gain				TX side gain				Attenuator gain setting	
4	-	-	-	-	TX attenuator		RX attenuator		Attenuator speed	
5	TX rise time				TX fall time				Transmit monitor time	
6	RX rise time				RX fall time				Receive monitor time	
7									On/off	Transmit NLD setting
8									On/off	Receive NLD setting
9	Throug h	A/u-la w	PCM		Mute		TX/RX mode		Miscellaneous functions	
A	-	-							NLD functions	
B	-	-	-	-	-				VS mode select	
C									TX Voice path parameter	
D									RX Voice path parameter	
E	-	-	-	-	-	-	-	-	-	
F									TEST Register	

絶対最大定格

項目	表記	MIN	MAX	単位	備考
電源電圧	VDD	-0.3	6.5	V	
VSS電圧	VSS	0	0	V	基準電位
デジタル端子印加電圧	VTD	-0.3	VDD+0.3	V	
入力電流	IIN	-10	10	mA	
保存温度	Tstg	-55	125	℃	

(注) この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません

推奨動作条件

項目	表記	MIN	TYP	MAX	単位
電源電圧1	VDD	3.0	3.3	3.6	V
電源電圧2	VDD	4.5	5.0	5.5	V
動作温度	Ta	-10	-	70	℃

(注) 電圧は全て接地端子基準：VSS=0V

電氣的特性

■DC特性

特記のない限り、規格値はVDD=+3.3V±0.3V、Ta=-10~+70°C、FS=8kHzにおいて保証されます。

項目	ピン名	表記	条件	MIN	TYP	MAX	単位
消費電流1 (注) VDD=3.3V±0.3V	-	IDD	BCLK=2.048MHz	-	0.7	1.1	mA
消費電流2 (注) VDD=5.0V±10%	-	IDD	BCLK=2.048MHz	-	1.2	1.8	mA
消費電流3 (注) VDD=3.3V±0.3V	-	IDD	BCLK=512kHz	-	0.18	-	mA
消費電流4 (注) VDD=5.0V±10%	-	IDD	BCLK=512kHz	-	0.3	-	mA
入力レベル	IN,I/O	VIL	Lレベル入力	-	-	0.3× VDD	V
		VIH	Hレベル入力	0.75× VDD	-	-	V
出力電圧	I/O TROUT	VOL	IOL=400μA	-	-	0.4	V
		VOH	IOH=-400μA	VDD-0.5	-	-	V
入力リーク電流	IN, I/O	ILL	-	-10	-	10	μA
出力リーク電流	TROUT	ILT	トライステート時	-10	-	10	μA

(注) SCLK停止。BCLKは2.048MHz時、出力端子は全て無負荷。TIN,RINより1020Hz 0dBm0 Sin波形入力。レジスタ設定条件は、PCM1=L、PCM0=L、各デジタルボリュームは、0dB設定とする。

■AC特性

※特記なき場合、 $T_a = -10^{\circ}\text{C} \sim +70^{\circ}\text{C}$ における定義となります。全てのタイミングパラメータはDC特性の規定ポイントにて測定されます。

PCMインターフェース

通常モード (Long Frame, Short Frame)、リニアモード時


項目	ピン名	表記	条件	MIN	TYP	MAX	単位
FS周期	FS	FFS	-	-	8	-	kHz
クロック周期1	BCLK	FBCLK	-	-	512	-	kHz
クロック周期2	BCLK	FBCLK	-	-	2048	-	kHz
パルス幅	BCLK	WP	-	100	-	-	ns
立上り・下がり時間	FS, BCLK TIN/RIN	TD	-	-	-	40	ns
出力遅延	TOUT ROUT	TDX1*	負荷50pF時	-	-	150	ns
	TOUT ROUT	TDX2*	負荷50pF時	10	-	150	ns
セットアップ時間	FS	TFSS	-	100	-	-	ns
	TIN/RIN	TDRS	-	100	-	-	ns
ホールド時間	FS	TFSH	-	100	-	-	ns
	TIN/RIN	TDRH	-	100	-	-	ns

AK130 B1ch, AK130 B2chモード時


項目	ピン名	表記	条件	MIN	TYP	MAX	単位
FS周期	FS	FFS	-	-	8	-	kHz
クロック周期	BCLK	FBCLK	-	-	2048	-	kHz
パルス幅	BCLK	WP	-	-	244	-	ns
立上り・下がり時間	FS, BCLK, TIN/RIN	TD	-	-	-	40	ns
出力遅延	TOUT, ROUT	TDX1*	負荷50pF時	-	-	150	ns
	TOUT, ROUT	TDX2*	負荷50pF時	10	-	150	ns
セットアップ時間	FS	TFSS	-	100	-	-	ns
	TIN/RIN	TDRS	-	100	-	-	ns
ホールド時間	FS	TFSH	-	100	-	-	ns
	TIN/RIN	TDRH	-	100	-	-	ns

*TDX1,2: FSもしくは、BCLKの遅いほうの立ち上がりを起点とする。


PCMモード (Short Frame) 、リニアモード



PCMモード (Long Frame)



AK130 B1ch、AK130 B2chモード




CPUインターフェース


項目	ピン名	表記	条件	MIN	TYP	MAX	単位
パルス幅	SCLK	WPS	-	80	-	-	ns
立上り・下がり時間	CSN, SCLK	TD	-	-	-	40	ns
出力遅延	DATA	TDA	負荷50pF時	-	-	150	ns
	DATA	TDA2	負荷50pF時	-	-	150	ns
セットアップ時間	CSN	TCSS	-	80	-	-	ns
	DATA	TDAS	-	80	-	-	ns
ホールド時間	CSN	TCSH	-	80	-	-	ns
	DATA	TDAH	-	80	-	-	ns

(注)使用可能な最高クロック周波数は、 $1/(2*(WPS+TD))$ となります。duty=50%の時、4.16MHz、duty=40%,60%のとき、3.57MHzとなります。

ライトサイクル



リードサイクル



PCMインターフェース

AK2510 は以下の 4 つの PCM インターフェースをサポートしています。これらは内部レジスタの設定によって選択することが出来ます。

- PCM モード (Long Frame/Short Frame は自動判定)
- 16bit リニアモード
- AK130 B1 モード
- AK130 B2 モード

PCMデータは端子T/ROUTおよびT/RINから入出力されます。いずれの端子もデータはMSBファーストで入出力されます。PCMモードでのデータレートは512kHz、または2.048MHzのいずれかを入力することで、動作します。AK130モードB1、B2は弊社ピンポン伝送用LSIのAK130を接続することを前提としたモードです。B1/B2の2つのモードはAK130のB1/B2チャンネルのいずれかを用いるかで選択します。

16bit リニアモードはPCM CODEC内部の14bit精度PCM リニアデータを16bit フォーマットで出力するモードです。この時の搬送クロックBCLKも512kHz、もしくは2.048MHzのいずれかを入力することで動作します。

***PCM フォーマットモード**

PCM フォーマットモードでは、**Long Frame** と **Short Frame** の両フォーマットをサポートします。LF/SF の判定は、AK2510 に入力された FS 信号から LSI が自動的に判定します。

◆LF/SF の判定法

AK2510は入力されたFSの”H”期間により**Long Frame**か**Short Frame**かを自動的に判断します。

FS=”H”の期間	フレーム構成
BCLKの2周期以上	LF
BCLKの1周期	SF

◆インタフェースタイミング

PCMデータは、フレーム同期信号FSに同期して、1フレーム区間(125 μs)毎に8ビットのデータがT/ROUT,T/RIN端子より入出力されます。詳しくは後述のタイミング図を参照下さい。


◆フレーム同期信号(Frame Sync:FS)

8kHzの基準入力信号です。1フレーム(125 μs)毎に8ビットのPCMデータが入出力されます。BCLKと同期していることが必要です。FSはPLLの入力となり、これをもとに内部の動作クロックが生成されます。


◆BCLK

PCMデータレートを定めます。512kHzもしくは2.048MHzのレートに対応できます。

LongFrame



ShortFrame



***AK130 モード**

このモードは、弊社 PBX 用途トランシーバ LSI の AK130 と直接インターフェース出来るモードです。AK130 の B1 ch と B2 ch の 2 つの PCM データのうちどちらかを使うかにより、それぞれに対応したモードを選択して下さい。


1) AK130_B1 モード

AK130 の B1 ch とインターフェースするモードです。

FSはAK130から出力される8kHzの基準入力信号です。1フレーム（125μs毎）に8ビットのPCMデータが入出力されます。FSはPLLの入力となり、これをもとに内部の動作クロックが生成されます。

BCLKはAK130から出力されるクロックで2.048MHzとなります。

AK130 B1モード



注)*: Don't care


2) AK130_B2 モード

AK130 の B2 ch とインターフェースするモードです。

FSはAK130から出力される8kHzの基準入力信号です。1フレーム（125μs毎）に8ビットのPCMデータが入出力されます。FSはPLLの入力となり、これをもとに内部の動作クロックが生成されます。

BCLKはAK130から出力されるクロックで2.048MHzとなります。

AK130 B2モード



注)*: Don't care

***16bit リニアモード**

このモードでは、16bit MSB ファーストでインターフェースするモードです。


データフォーマットは2's Compliment です。

ただし、内部コーデックは符号付2進数14bitで動作しているため下位2bitの出力は、"L"固定となります。

FSは8kHzの基準入力信号です。1フレーム（125μs毎）に8ビットのPCMデータが入出力されます。**BCLK**と同期していることが必要です。**FS**はPLLの入力となり、これをもとに内部の動作クロックが生成されます。

BCLKの周波数範囲は512kHzまたは、2.048MHzです。

リニアインターフェース時



CPUインターフェース

AK2510はシリアルインターフェースを介して内部レジスタにデータに書き込むことにより、各種機能を選択することが出来ます。シリアルインターフェースはSCLK,DATA,CSNの3端子を持ち、内部レジスタ設定用データの書き込み／読み出しを行うことが出来ます。

1ワードは16ビットで構成で、MSB側から3ビットが制御コードで、書き込み／読み出しを指定します。次の4ビットは内部レジスタのアドレスを指定します。LSB側8ビットがレジスタに設定するデータです。

B15	B14	B13	B12	B11	B10	B9	B8	B7	B6	B5	B4	B3	B2	B1	B0
I2	I1	I0	A3	A2	A1	A0	*	D7	D6	D5	D4	D3	D2	D1	D0
制御コード (3bit)			アドレス (4bit)				*	内部レジスタ設定用データ (8bit)							

*) データ読み出し時のI/O切替タイミング調整用 Dummy Bitです。

◆制御コード

I2	I1	I0	動作内容
1	1	0	読み出し
1	1	1	書き込み
その他のコード			読み出し／書き込み動作は実行されません。

◆SCLKとデータ書き込み／読み出し動作

- ① DATA端子への入力データは、SCLKの立ち上がりで内部シフトレジスタに取り込まれます。
- ② SCLKの立ち上がりエッジは、CSNの立ち下がり以降の入力エッジからカウントされます。
- ③ CSN="L"の時、16パルス以上のSCLK入力に対し、以下の動作が行われます。
 【書き込み】SCLK の16パルス目の立ち上がりで、データは内部レジスタにロードされます。
 【読み出し】SCLK の16パルス目の立ち下がり、DATA端子は入力端子に切り替わります。

◆CSNとデータ書き込みキャンセル／データ読み出し期間


- ① SCLK の16パルス目の立ち上がりより前にCSNを立ち上げると、書き込みはキャンセルされます。
- ② SCLK の16パルス目の立ち下がりより前にCSNを立ち上げると、その時点で読み出しは中止されます。

◆連続したデータ書き込み／読み出し動作（連続アクセス）

連続アクセス動作を行う際には、CSNを再度立ち上げる必要はありません。


◆データ書き込みタイミング

連続SCLK使用時 連続する16bitのDATAとSCLKでアクセスする方法です




SCLK一時停止時 DATAとSCLKを何回かに分けて書き込む方法です


SCLKを一度”H”または”L”で停止しても、再度SCLKの入力を開始すれば、先のデータに続けて書き込みを行うことができます。SCLKを停止する位置は任意です。



書き込みキャンセル




連続アクセス CSNを”L”のまま続けてアクセスした場合です




◆データ読み出しタイミング

連続SCLK使用時 連続する16bitのDATAとSCLKでアクセスする方法です




SCLK一時停止時 DATAとSCLKを何回かに分けて読み出す方法です


SCLKを一度”H”または”L”で停止しても、再度SCLKの入力を開始すれば、先のデータに続けて読み出しを行うことができます。SCLKを停止する位置は任意です。



連続アクセス CSNを”L”のまま続けてアクセスした場合です



★注意 **制御コードの不一致**



Z DATA 端子 : 入力状態 (Hi-Z)

パッケージ

16pin TSSOP

